GSI GS71116AU-8I, GS71116AU-8, GS71116ATP-12I, GS71116ATP-12, GS71116ATP-10I Datasheet

...
0 (0)

GS71116ATP/J/U

SOJ, TSOP, FP-BGA

Commercial Temp

Industrial Temp

64K x 16

1Mb Asynchronous SRAM

7, 8, 10, 12 ns

3.3 V VDD Center VDD and VSS

Features

Fast access time: 7, 8, 10, 12 ns

CMOS low power operation: 145/125/100/85 mA at minimum cycle time

Single 3.3 V power supply

All inputs and outputs are TTL-compatible

Byte control

Fully static operation

Industrial Temperature Option: 40° to 85°C

Package line up

J:400 mil, 44-pin SOJ package

TP: 400 mil, 44-pin TSOP Type II package

U: 6 mm x 8 mm Fine Pitch Ball Grid Array package

Description

The GS71116A is a high speed CMOS static RAM organized as 65,536-words by 16-bits. Static design eliminates the need for external clocks or timing strobes. Operating on a single 3.3 V power supply and all inputs and outputs are TTLcompatible. The GS71116A is available in a 6 mm x 8 mm Fine Pitch BGA package, as well as in 400 mil SOJ and 400 mil TSOP Type-II packages.

SOJ 64K x 16-Pin Configuration

 

 

A4

 

1

 

44

 

A5

 

 

A3

2

 

43

 

A6

 

 

A2

3

 

42

 

A7

 

 

A1

4

Top view

41

 

OE

 

 

 

A0

5

40

 

UB

 

 

 

 

 

 

CE

6

 

39

 

LB

 

DQ1

7

 

38

 

DQ16

DQ2

8

 

37

 

DQ15

DQ3

9

 

36

 

DQ14

DQ4

10

44-pin

35

 

DQ13

VDD

 

11

 

34

 

VSS

VSS

12

SOJ

33

 

VDD

32

 

DQ5

13

 

 

DQ12

DQ6

14

 

31

 

DQ11

DQ7

15

 

30

 

DQ10

DQ8

16

 

29

 

DQ9

 

 

17

 

28

 

NC

 

WE

 

A15

18

 

27

 

A8

A14

19

 

26

 

A9

A13

20

 

25

 

A10

A12

21

 

24

 

A11

 

NC

22

 

23

 

NC

 

 

 

 

 

 

 

 

 

 

 

Package J

Pin Descriptions

Symbol

Description

 

 

A0A15

Address input

DQ1–DQ16

Data input/output

 

 

 

 

 

 

 

 

 

 

 

 

 

Chip enable input

 

CE

 

 

 

 

 

 

Lower byte enable input

 

 

LB

 

 

(DQ1 to DQ8)

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

Upper byte enable input

 

UB

 

(DQ9 to DQ16)

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

Write enable input

 

WE

 

 

 

 

 

Output enable input

 

OE

VDD

+3.3 V power supply

VSS

Ground

 

NC

No connect

 

 

 

 

 

 

 

Fine Pitch BGA 64K x 16-Bump Configuration

 

1

 

2

 

 

3

4

5

 

 

6

 

 

 

 

 

 

 

 

 

 

 

 

 

 

A

 

 

 

 

 

 

 

A0

A1

 

 

A2

NC

 

LB

OE

B

DQ16

 

 

 

A3

A4

 

 

 

 

 

DQ1

 

UB

CE

C

DQ14

DQ15

A5

A6

DQ2

DQ3

D

VSS

DQ13

NC

A7

DQ4

VDD

E

VDD

DQ12

NC

NC

DQ5

VSS

F

DQ11

DQ10

A8

A9

DQ7

DQ6

G

DQ9

 

NC

A10

A11

 

 

 

DQ8

 

 

WE

H

NC

A12

A13

A14

A15

NC

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

6 mm x 8 mm, 0.75 mm Bump Pitch (Package U)

Rev: 1.04a 10/2002

1/15

© 2001, Giga Semiconductor, Inc.

Specifications cited are subject to change without notice. For latest documentation see http://www.gsitechnology.com.

GSI GS71116AU-8I, GS71116AU-8, GS71116ATP-12I, GS71116ATP-12, GS71116ATP-10I Datasheet

GS71116ATP/J/U

 

 

 

 

 

Top View

 

 

 

 

 

 

TSOP-II 64K x 16-Pin Configuration

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

A4

1

 

44

 

A5

 

 

A3

2

 

43

 

A6

 

 

A2

3

 

42

 

A7

 

 

A1

4

Top view

41

 

 

 

 

 

 

 

 

OE

 

 

A0

5

 

40

 

 

 

 

 

 

 

 

UB

 

 

 

 

6

 

39

 

 

 

 

 

CE

 

LB

DQ1

7

 

38

 

DQ16

DQ2

8

 

37

 

DQ15

DQ3

9

 

36

 

DQ14

DQ4

10

44-pin

35

 

DQ13

VDD

11

34

 

 

VSS

 

33

 

VSS

12

TSOP II

 

V

 

 

 

 

13

32

 

DD

DQ5

14

 

31

 

DQ12

DQ6

 

 

DQ11

15

 

30

 

DQ7

 

 

DQ10

16

 

29

 

DQ8

 

 

DQ9

 

 

 

17

 

28

 

NC

 

WE

 

A15

18

 

27

 

A8

A14

19

 

26

 

A9

A13

20

 

25

 

A10

A12

21

 

24

 

A11

 

NC

22

 

23

 

NC

 

 

 

 

 

 

 

 

 

 

 

 

Package TP

Block Diagram

A0

 

 

 

Row

 

 

Memory Array

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

Address

 

Decoder

 

 

 

 

 

 

 

 

 

 

 

 

 

 

Input

 

 

 

 

 

 

 

 

Buffer

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

Column

 

 

 

 

 

 

 

A15

 

 

 

 

 

 

Decoder

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

CE

WE Control I/O Buffer

OE

UB _____

LB _____

DQ1 DQ16

Rev: 1.04a 10/2002

2/15

© 2001, Giga Semiconductor, Inc.

Specifications cited are subject to change without notice. For latest documentation see http://www.gsitechnology.com.

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

GS71116ATP/J/U

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

Truth Table

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

CE

 

 

 

OE

 

 

WE

 

 

 

LB

 

 

UB

 

 

DQ1 to DQ8

DQ9 to DQ16

 

VDD Current

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

H

 

 

 

X

 

 

 

 

X

 

 

X

 

 

 

X

 

 

 

Not Selected

Not Selected

 

ISB1, ISB2

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

L

 

 

 

L

 

 

 

Read

Read

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

L

 

 

 

L

 

 

 

 

H

 

 

L

 

 

 

H

 

 

 

Read

High Z

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

H

 

 

 

L

 

 

 

High Z

Read

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

L

 

 

 

L

 

 

 

Write

Write

 

IDD

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

L

 

 

 

X

 

 

 

 

L

 

 

L

 

 

 

H

 

 

 

Write

Not Write, High Z

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

H

 

 

 

L

 

 

Not Write, High Z

Write

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

L

 

 

 

H

 

 

 

 

H

 

 

X

 

 

 

X

 

 

 

High Z

High Z

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

L

 

 

 

X

 

 

 

 

X

 

 

H

 

 

 

H

 

 

 

High Z

High Z

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

Note: X: “H” or “L”

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

Absolute Maximum Ratings

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

Parameter

 

 

 

 

 

 

 

Symbol

 

 

 

Rating

Unit

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

Supply Voltage

 

 

 

 

 

 

 

 

VDD

 

 

–0.5 to +4.6

V

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

Input Voltage

 

 

 

 

 

 

 

 

VIN

 

 

–0.5 to VDD +0.5

V

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

(

4.6 V max.)

 

 

 

 

 

 

 

 

Output Voltage

 

 

 

 

 

 

 

 

VOUT

 

 

–0.5 to VDD +0.5

V

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

(

4.6 V max.)

 

 

 

 

 

 

Allowable power dissipation

 

 

 

PD

 

 

 

0.7

W

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

Storage temperature

 

 

 

TSTG

 

 

 

–55 to 150

oC

 

 

 

Note:

Permanent device damage may occur if Absolute Maximum Ratings are exceeded. Functional operation shall be restricted to Recommended Operating Conditions. Exposure to higher than recommended voltages for extended periods of time could affect device reliability.

Rev: 1.04a 10/2002

3/15

© 2001, Giga Semiconductor, Inc.

Specifications cited are subject to change without notice. For latest documentation see http://www.gsitechnology.com.

GS71116ATP/J/U

Recommended Operating Conditions

Parameter

Symbol

Min

Typ

Max

Unit

 

 

 

 

 

 

 

 

 

 

 

 

Supply Voltage for -7/-8/-10/-12

VDD

3.0

3.3

3.6

V

Input High Voltage

VIH

2.0

VDD +0.3

V

Input Low Voltage

VIL

–0.3

0.8

V

 

 

 

 

 

 

Ambient Temperature,

TAc

0

70

oC

Commercial Range

 

 

 

 

 

 

 

 

 

 

 

Ambient Temperature,

TAI

–40

85

oC

Industrial Range

 

 

 

 

 

 

 

 

 

 

 

Notes:

1.Input overshoot voltage should be less than VDD +2 V and not exceed 20 ns.

2.Input undershoot voltage should be greater than –2 V and not exceed 20 ns.

Capacitance

Parameter

Symbol

Test Condition

Max

Unit

 

 

 

 

 

 

 

 

 

 

Input Capacitance

CIN

VIN = 0 V

5

pF

 

 

 

 

 

Output Capacitance

COUT

VOUT = 0 V

7

pF

 

 

 

 

 

Notes:

1.Tested at TA = 25°C, f = 1 MHz

2.These parameters are sampled and are not 100% tested.

DC I/O Pin Characteristics

Parameter

Symbol

Test Conditions

Min

Max

 

 

 

 

 

 

 

 

 

 

Input Leakage Current

IIL

VIN = 0 to VDD

–1 uA

1uA

Output Leakage

ILO

Output High Z

–1 uA

1uA

Current

VOUT = 0 to VDD

 

 

 

Output High Voltage

VOH

IOH = –4 mA

2.4

 

 

 

 

 

 

Output Low Voltage

VOL

ILO = +4 mA

 

0.4V

 

 

 

 

 

Rev: 1.04a 10/2002

4/15

© 2001, Giga Semiconductor, Inc.

Specifications cited are subject to change without notice. For latest documentation see http://www.gsitechnology.com.

GS71116ATP/J/U

Power Supply Currents

Parameter

Symbol

 

Test Conditions

 

0 to 70°C

 

 

 

–40 to 85°C

 

 

 

 

 

 

 

 

 

 

 

 

7 ns

8 ns

10 ns

12 ns

 

7 ns

8 ns

10 ns

12 ns

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

VIL

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

CE

 

 

 

 

 

 

 

 

 

 

Operating

 

 

 

All other inputs

 

 

 

 

 

 

 

 

 

Supply

IDD

 

 

VIH or VIL

 

145 mA

125 mA

100 mA

85 mA

 

150 mA

130 mA

105 mA

90 mA

Current

 

 

 

Min. cycle time

 

 

 

 

 

 

 

 

 

 

 

 

 

IOUT = 0 mA

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

VIH

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

CE

 

 

 

 

 

 

 

 

 

 

Standby

ISB1

 

 

All other inputs

25 mA

20 mA

20 mA

15 mA

 

30 mA

25 mA

25 mA

20 mA

Current

 

 

VIH or VIL

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

Min. cycle time

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

VDD – 0.2 V

 

 

 

 

 

 

 

 

 

Standby

 

 

 

CE

 

 

 

 

 

 

 

 

 

ISB2

 

 

All other inputs

 

2 mA

 

 

 

5 mA

 

Current

 

 

 

 

 

 

 

VDD – 0.2 V or

0.2 V

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

Rev: 1.04a 10/2002

5/15

© 2001, Giga Semiconductor, Inc.

Specifications cited are subject to change without notice. For latest documentation see http://www.gsitechnology.com.

Loading...
+ 10 hidden pages